Jk – триггеры
JK – триггер – это схема с двумя устойчивыми выходными состояниями и двумя входами J и К (Рисунок 51.а). Подобно RS – триггеру, в JK – триггере входы J и K это входы установки выхода Q триггера в состояние 1 или 0. Однако, в отличие от RS – триггера, в JK – триггере наличие J=K=1 приводит к переходу выхода Q триггера в противоположное состояние. Условие функционирования JK – триггера описывается функцией: 
Рисунок 51 JK – триггеры: а) асинхронные; б) тактируемые фронтом. Триггер JK –типа называют универсальным потому, что на его основе с помощью несложных коммутационных преобразований можно получить RS и Т – триггеры, а если между входами J и K включить инвертор, то получится схема D – триггера. Недостатком этой схемы является зависимость работы схемы от длительности тактового импульса. Импульс должен быть коротким и должен закончиться до завершения процесса переключения триггера. Для ослабления требования к длительности тактового импульса в цепи обратных связей можно включить элементы задержки, как показано на рисунке 51,а пунктиром. Однако этот путь не всегда является целесообразным. Разработаны и применяются в основном в интегральном исполнении JK – триггеры, тактируемые фронтом тактовых импульсов, которые не чувствительны к длительности тактовых импульсов. JK – триггеры, тактируемые фронтом, строятся по схеме MS (master – slave то есть мастер – помощник). В схеме имеется два триггера: основной D1…D4, помощник D5….D8 и цепь, разделяющая их – D9 (Рисунок 51,б). Триггер работает следующим образом. Пусть в исходном состоянии Q=0, а 
При отсутствии тактового импульса (С=0), вентилиD1 и D2 закрыты вне зависимости от сигналов на остальных входах. Пусть J=1, тогда с приходом тактового импульса С=1, D1 откроется, а D2 останется закрытым. Элементы D5 и D6 закроются сигналом 
с выхода элементаD9. Сигнал лог. «0», снимаемый с открытого вентиля D1, записывает в основной триггер информацию, устанавливая его р состояние «1» (P=1, 
Несмотря на то, что на одном из входов D5 действует сигнал «1», а на одном из входов D6 – «0», они не изменят состояние вспомогательного триггера, так как на других входах элементов D5 и D6 действует сигнал лог «0» с инвертора D9. По окончании действия тактового импульса, появится сигнал лог. «1» на вторых входах вентилей D5, D6, а вентили D1 и D2 закроются. Так как основной триггер находится в состоянии «1», то откроется D5 и информация запишется во вспомогательный триггер (Q=1, 
). Cовершенно аналогично сигнал «1», поданный на вход К, установит триггер в состояние «0». Таким образом, в триггере данного типа изменение выходного сигнала происходит только в моменты, когда потенциал «С» переходит из «1» в «0». Поэтому говорят, что эти триггеры тактируются срезом (или фронтом) в отличие от триггеров, тактируемых потенциалом. Условное графическое обозначение триггера приведено на рисунке 51,в. Если соединить вместе входы J и K, то JK – триггер превратится в Т – триггер. Пусть триггер находится в исходном состоянии (
). При подачеJ=K=1 и С=1, вентиль D1 будет закрыт сигналом «0» с выхода 
. Так как открывается только вентильD2, то триггер установится в в нулевое состояние 
. При этом выходной потенциалQ = 0 блокирует вентиль D2. Поэтому следующая комбинация J=K=1 и С=1 переводит триггер в состояние Q=1 и т. д.
02.05.2014 50.69 Кб 49 Лабораторная работа №5.doc
02.05.2014 3.52 Mб 687 Лекции по ВМСиС.doc
02.05.2014 4.08 Mб 99 Лекции по ВМСС.doc
02.05.2014 6.29 Mб 100 Лекции по ВМСС.pdf
02.05.2014 9.62 Mб 129 Лекции по вычислительным машинам.doc
02.05.2014 11.55 Mб 439 Лекции по схемотехнике.doc
02.05.2014 131.07 Кб 224 Локальные вычислительные сети..doc
02.05.2014 2.17 Mб 97 Методические указания.doc
02.05.2014 130.05 Кб 31 Методические указания1.doc
02.05.2014 328.19 Кб 69 Мультиплексор и демультиплексор.doc
02.05.2014 880.64 Кб 101 Организация ЭВМ лекции.doc
Ограничение
Для продолжения скачивания необходимо пройти капчу:
5.1.4 Jk-триггеры
JK-триггер — это схема с двумя устойчивыми выходными состояниями и двумя входами J и K (Рисунок 51.а). Подобно RS-триггеру, в JK-триггере входы J и K — это входы установки выхода Q триггера в состояние 1 или 0. Однако, в отличие от RS-триггера, в JK-триггере наличие J=K=1 приводит к переходу выхода Q триггера в противоположное состояние. Условие функционирования JK-триггера описывается функцией:
Рисунок 51 JK-триггеры: а) асинхронные; б) тактируемые фронтом.
Триггер JK-типа называют универсальным потому, что на его основе с помощью несложных коммутационных преобразований можно получить RS и Т-триггеры, а если между входами J и K включить инвертор, то получится схема D-триггера.
Недостатком этой схемы является зависимость работы схемы от длительности тактового импульса. Импульс должен быть коротким и должен закончиться до завершения процесса переключения триггера. Для ослабления требования к длительности тактового импульса в цепи обратных связей можно включить элементы задержки, как показано на рисунке 51,а пунктиром. Однако этот путь не всегда является целесообразным.
Разработаны и применяются в основном в интегральном исполнении JK-триггеры, тактируемые фронтом тактовых импульсов, которые не чувствительны к длительности тактовых импульсов.
JK-триггеры, тактируемые фронтом, строятся по схеме MS (master-slave то есть мастер-помощник). В схеме имеется два триггера: основной D1…D4, помощник D5…D8 и цепь, разделяющая их — D9 (Рисунок 51,б).
Триггер работает следующим образом. Пусть в исходном состоянии Q=0, а . При отсутствии тактового импульса (C=0), вентили D1 и D2 закрыты вне зависимости от сигналов на остальных входах.
Пусть J=1, тогда с приходом тактового импульса C=1, D1 откроется, а D2 останется закрытым. Элементы D5 и D6 закроются сигналом
с выхода элемента D9. Сигнал лог. «0», снимаемый с открытого вентиля D1, записывает в основной триггер информацию, устанавливая его в состояние «1» (P=1, 
Несмотря на то, что на одном из входов D5 действует сигнал «1», а на одном из входов D6 — «0», они не изменят состояние вспомогательного триггера, так как на других входах элементов D5 и D6 действует сигнал лог. «0» с инвертора D9.
По окончании действия тактового импульса, появится сигнал лог. «1» на вторых входах вентилей D5, D6, а вентили D1 и D2 закроются. Так как основной триггер находится в состоянии «1», то откроется D5 и информация запишется во вспомогательный триггер (Q=1, ).
Совершенно аналогично сигнал «1», поданный на вход K, установит триггер в состояние «0».
Таким образом, в триггере данного типа изменение выходного сигнала происходит только в моменты, когда потенциал «C» переходит из «1» в «0». Поэтому говорят, что эти триггеры тактируются срезом (или фронтом) в отличие от триггеров, тактируемых потенциалом.
Условное графическое обозначение триггера приведено на рисунке 51,в.
Если соединить вместе входы J и K, то JK-триггер превратится в Т-триггер. Пусть триггер находится в исходном состоянии (
). При подаче J=K=1 и C=1, вентиль D1 будет закрыт сигналом «0» с выхода
. Так как открывается только вентиль D2, то триггер установится в нулевое состояние
. При этом выходной потенциал Q=0 блокирует вентиль D2. Поэтому следующая комбинация J=K=1 и C=1 переводит триггер в состояние Q=1 и т.д.
JK-триггер
Наиболее сложный по конструкции триггер широко используется в цифровой технике благодаря своей универсальности. Это, так называемый, JK-триггер.
На рисунке видно, что JK-триггер имеет пять входов, в том числе прямой Q и инверсный выходы Q.
К уже известным входам R (Reset) – сброс, S (Set) – установка, С — тактовый вход добавлены ещё два. Это входы J (Jump) и K (Kill).
Благодаря наличию этих дополнительных входов появляется возможность несложными схемными средствами достигать интересных результатов.
Логика работы основных входов (C, J, K) реализована следующим образом. Если на входе J высокий потенциал, а на входе K – ноль, то триггер установится в единичное состояние по спаду тактового импульса на входе С. Если на входе J – ноль, а на входе К высокий потенциал то по спаду тактового импульса триггер «сбросится» в нулевое состояние. Когда J=K=0 независимо от тактовых импульсов состояние триггера не меняется. И если J=K=1, то при приходе каждого тактового импульса состояние триггера меняется на противоположное. В этом случае триггер работает как делитель частоты на два.
Благодаря такой логике работы появляется возможность довольно гибко настраивать алгоритм работы триггера. Такая универсальность позволяет использовать JK-триггер в устройствах со сложной логикой работы.
На JK-триггерах несложно реализовать делитель частоты на десять. Если мы подадим на вход импульсы с частотой 10 кГц, то на выходе получим уже 1 кГц. Такие схемы называют декадным делителем или декадой.
Делители с различным коэффициентом пересчёта раньше активно использовались радиолюбителями при изготовлении электронных часов и несложных музыкальных инструментов. Данная схема очень неэкономична и займёт много места, если собирать её на дискретных элементах, так как в ней используется четыре триггера и элемент 2И.
В широко распространённую серию К155 на базе ТТЛ логики входит универсальный JK-триггер К155ТВ1 (КМ155ТВ1). Зарубежными аналогами этой микросхемы являются SN7472N, 7472, SN7472J. Этот триггер построен по двухступенчатой схеме и имеет сложную входную логику, где три входа J и три входа K объединены по схеме логического И. Кроме того триггер имеет прямой и инверсный выходы, входы установки и сброса (S и R) и вход тактовых импульсов С. Вот так он обозначается на схеме.
Вот так выглядит его внутренняя структура. Те, кто знаком с базовыми логическими элементами и устройством простейшего RS-триггера разберутся в устройстве JK-триггера без особых трудностей.
Этот триггер, как видно на схеме, организован на основе логических элементов И – НЕ с различным числом входов. В схеме присутствуют элементы: 2И – НЕ, 3И – НЕ, и 6И – НЕ. Наличие элементов 6И – НЕ, а также двухступенчатой структуры делает триггер многоцелевым и универсальным. В зависимости от конечной задачи, входы триггера могут объединяться или подключаться к другим логическим элементам схемы.
На микросхеме К155ТВ1 можно собрать несложную схему наглядно демонстрирующую работу JK-триггера. Как у почти всех микросхем этой серии 7 вывод — это корпус, а 14 вывод — это напряжение питания +5V . На 12 вывод (вход тактовых импульсов), и на прямой и инверсный выходы триггера, (выводы 8 и 6), необходимо подключить светодиоды через токоограничивающие резисторы.
После подключения питания один из выходных светодиодов загорается. Теперь можно проверить работу триггера по входам установки и сброса. Для этого необходимо поочерёдно подавать на выводы 2 (R) и 13 (S) низкий потенциал или «корпус».
Светодиодные индикаторы будут попеременно загораться и гаснуть, индицируя в каком состоянии находится триггер. Это проверка работоспособности. Теперь можно посмотреть работу триггера в счётном режиме. Для этого можно объединить входы J и K и соединить их с напряжением питания +5V через резистор.
Этого можно и не делать. По определению любой вывод микросхемы ТТЛ-логики, если он просто «висит» в воздухе и никуда не подключен, находится под высоким потенциалом (уровень логической единицы). Соединение свободных выводов микросхем с плюсом источника питания производится для предотвращения случайных срабатываний, то есть для повышения помехозащищённости.
Теперь можно подать на вход С импульсы такой частоты, чтобы их было визуально видно по работе светодиода HL1. Светодиоды, подключенные к выходам триггера, будут срабатывать с частотой в два раза меньше. То есть в этом режиме JK-триггер делит частоту входного сигнала на два.
Для тестирования триггера понадобится источник внешнего тактового сигнала, чтобы подать последовательность импульсов на вход C.
Простейший генератор прямоугольных импульсов можно собрать, используя микросхему К155ЛА3.
Она содержит четыре элемент 2И – НЕ. Для генератора достаточно двух элементов. Период следования импульсов можно ориентировочно рассчитать по формуле T=1,4*R1*C1. Частота генератора прямоугольных импульсов в таком случае приблизительно будет равна f = 1/T. Для тех номиналов резистора R1 и конденсатора C1, что показаны на схеме, период генератора ориентировочно равен: T = 1,4 * 1000 * 0,00047 = 0,658 (с). Частота f = 1/0,658 = 1,5197. ~ 1,5 (Гц). В дальнейшем этот простейший генератор можно использовать для проверки работоспособности различных цифровых устройств.
29.8 Универсальный jk-триггер
Среди триггеров особое место занимают JK-триггеры, имеющие более широкие функциональные возможности.
Универсальный JK-триггер, схема которого представлена на рисунке 29.13, представляет собой двухступенчатый синхронный триггер.
Триггер типа JK имеет выходы установки (J) и сброса (K), подобные входам триггера RS. JK-триггер отличается от синхронного RS-триггера тем, что не имеет запрещенных комбинаций сигналов на входах J и K. Триггер собран по схеме Master–Slave и состоит из двух асинхронных RS-триггеров с инверсными входами и двух комбинационных устройств, каждое из которых содержит две схемы И-НЕ с тремя входами каждая.
Триггер работает в два такта: на первом информация записывается в первый триггер, а по окончанию первого такта информация переписывается во второй триггер. Один из входов JK-триггера всегда заблокирован нулевым сигналом с выхода Q или . В результате этого триггер не имеет запрещенных состояний и позволяет одновременную подачу двух единиц на входыJ и K.
Рисунок 29.13 – Внутренняя структурная схема JK-триггера
В таблице 29.5 приведено описание работы JK-триггера.
Таблица 29.6 – Таблица истинности JK-триггера
Рассмотрим принцип работы JK-триггера. При С = 0 входы J и K заблокированы и, следовательно, оказываются заблокированными входы S и R триггера Т1. При С = 1 в соответствии с информационными сигналами на входах J и K устанавливается состояние ведущего триггера Т1. При этом на входы S и R ведомого триггера Т2 поступают сигналы, при которых его предыдущее состояние сохраняется. При С = 0, когда входы триггера Т1 закрыты для входной информации, входы триггера Т2 открываются и состояние ведущего триггера воспринимается ведомым триггером.
Микросхемы, содержащие JK-триггер, кодируются буквами ТВ.
29.9 Т-триггер
Т-триггер – это счетный триггер. Т-триггер имеет один вход (который является и тактирующим и информационным), куда подают тактирующие (счетные) импульсы. После подачи каждого тактирующего импульса состояние Т-триггера меняется на противоположное (инверсное) предыдущему состоянию (аналогично состоянию JK-триггера при комбинации входных переменных J = 1 и K = 1). Т-триггеры строятся только на базе двухступенчатых (RS, D, JK) триггеров.
На рисунке 29.14 приведено УГО Т-триггера с прямым синхронным входом Т, а на рисунке 29.15 – временные диаграммы, поясняющие его работу.
Рисунок 29.14 – УГО Т-триггера с прямым синхронным входом
Рисунок 29.15 – Временные диаграммы работы Т-триггера
29.10 Синхронные триггеры с динамическим управлением
Синхронный триггер с динамическим управлением по входу С воспринимает информацию для изменения состояния лишь тогда, когда на С-входе совершается переход с уровня 0 на уровень 1, либо наоборот. Динамические триггеры могут изменять свое состояние как передним, так и задним фронтом тактирующих импульсов. Фрагменты схемного обозначения приведены на рисунке 29.16:
Рисунок 29.16 – Фрагменты схемного обозначения линии
Для получения RS-триггера с динамическим входом достаточно построить схему, показанную на рисунке 29.17.
Рисунок 29.17 – Схема RS-триггера с динамическим входом
на элементах И-НЕ
Если при С = 0 на информационные входы поступили какие-либо уровни S и R, то при смене уровня на входе С с лог. 0 на лог. 1 на выходе элемента DD1 образуется лог. 0, который поступает на вход элемента DD3 и обеспечивает на его выходе уровень лог. 1 независимо от последующих значений уровня на входе S. Вход S логически отключается, и никакие изменения уровней на входах S и R триггер не воспринимает, пока не произойдет на входе С переход с уровня лог. 0 на уровень лог. 1.
Аналогично можно построить схему Rs-триггера с динамическим входом на элементах ИЛИ-НЕ (рисунок 29.18).
Рисунок 29.18 – Схема RS-триггера с динамическим входом
на элементах ИЛИ-НЕ
Здесь информация воспринимается триггером со входом S и R при смене уровней С = 1 на С = 0. Условное изображение такого триггера показано на рисунке 29.19.
Рисунок 29.19 – УГО RS-триггера с динамическим входом
Схема D-триггера с динамическим входом и его условное графическое обозначение приведены на рисунке 29.20:
а – внутренняя структурная схема D-триггера с динамическим входом;
б – УГО D-триггера с динамическим входом
Рисунок 29.20 – D-триггер с динамическим входом
синхронизации на элементах И-НЕ
Прием в триггер информации со входа D происходит в момент смены на входе С уровня лог. 0 на уровень лог. 1.
Построение триггеров с динамическим управлением также можно показать на примере так называемого шестиэлементного триггера (другое название – схема «трех триггеров»), внутренняя структурная схема показана на рисунке 29.21.
Рисунок 29.21 – Внутренняя структурная схема синхронного
RS-триггера на основе шестиэлементной схемы
Часть схемы, включающая в себя элементы 2, 3, 5, 6 без цепей перекрестных связей между элементами 2 и 3, образует синхронный RS-триггер с управлением уровнем, чувствительный к изменению информационных сигналов при С = 1. Чтобы получить такую чувствительность только во время фронта сигнала С, нужно блокировать цепи подачи входных сигналов сразу же после изменения синхросигнала с нулевого значения на единичное. Для достижения этого в представленной выше схеме входные сигналы подаются через элементы 1 и 4, которые и будут блокироваться в указанные моменты времени и сохранять блокировку до возвращения С к нулевому уровню. Нулевое значение С устанавливает единицы на выходах элементов 2 и 3 и приводит фиксатор в режим хранения до нового изменения синхросигнала от нуля к единице. В этом состоянии (при С = 0) выходы элементов 1 и 4 дают инверсии входных сигналов, передавая на элементы 2 и 3 значения S и R соответственно.
Что произойдет при поступлении С = 1? Если при этом S =R = 0, то сохранится режим хранения. Если же имеется единичный входной сигнал, то на входе одного из элементов (2 или 3) все входы окажутся единичными, а его выход – нулевым, что даст сигнал установки выходного триггера (элементы 5 и 6) в нужное состояние и, кроме того, отключит входной сигнал, вызвавший воздействие на схему, и также предотвратит возможное воздействие на выходной триггер по его второму входу (на элемент 6).
Три указанных действия вызываются сигналами логического нуля, подаваемыми по стрелкам 1, 2 и 3. Предполагается, что единичное значение имел вход S ().
На основе рассмотренного шестиэлементного триггера строятся триггеры типов D, T и JK с динамическим управлением.